隨著半導(dǎo)體工藝制程逼近物理極限，短溝道效應(yīng)以及量子隧穿效應(yīng)帶來的發(fā)熱、漏電等問題愈發(fā)嚴(yán)重，Chiplet（芯粒）技術(shù)走入大眾的視野，成為后摩爾時(shí)代下實(shí)現(xiàn)電路系統(tǒng)算力和帶寬提升、降低成本的有效解決方案之一。作為近年來興起的新一代集成電路技術(shù)，Chiplet技術(shù)允許將不同的模塊采用不同的制程技術(shù)分開制造，極大地降低成本和能源消耗、提高產(chǎn)品良率。接下來小編將為大家介紹Chiplet技術(shù)的相關(guān)內(nèi)容。

Chiplet技術(shù)封裝體剖面結(jié)構(gòu)示意圖（圖源：文獻(xiàn)1）

關(guān)于Chiplet

Chiplet（芯粒）技術(shù)是一種將多個(gè)小型芯片集成為一個(gè)完整系統(tǒng)芯片的技術(shù)。它將芯片功能分割成多個(gè)獨(dú)立的模塊，每個(gè)模塊都具有特定的功能，如處理器核心、存儲(chǔ)器控制器或其他外圍設(shè)備。每個(gè)模塊都可以單獨(dú)設(shè)計(jì)、測(cè)試、生產(chǎn)并在封裝過程中組合在一起，形成一個(gè)完整的芯片。與傳統(tǒng)的單芯片方案相比，Chiplet方案的設(shè)計(jì)良率更高、成本更低。研究結(jié)果表明，當(dāng)芯片面積小于10mm²時(shí)，單芯片和Chiplet方案的良率差別很小，但當(dāng)芯片面積超過200mm²，單芯片方案的良率將明顯低于Chiplet方案，降低幅度可達(dá)20%以上。由于Chiplet是將不同工藝下的芯片封裝連接起來，這種彈性的設(shè)計(jì)方式可以有效提升芯片封裝的靈活性，提高了先進(jìn)工藝的利用效率，降低了成本。

Chiplet技術(shù)、SoC和分立器件的優(yōu)缺點(diǎn)對(duì)比（圖源：文獻(xiàn)2）

工作原理及關(guān)鍵特征

Chiplet技術(shù)是將多個(gè)Chiplet在共享基礎(chǔ)上組合和互連，包含CPU、GPU記憶體、硬體加速器等。每個(gè)Chiplet可選用合適的制程技術(shù)和設(shè)計(jì)，實(shí)現(xiàn)單一系統(tǒng)中多樣制程和設(shè)計(jì)。這些Chiplet可分別用于不同制程技術(shù)，經(jīng)高速互連物理連接，構(gòu)成功能完整的大型集成系統(tǒng)，以下為Chiplet技術(shù)關(guān)鍵特征。

（1）模塊化設(shè)計(jì)：在Chiplet架構(gòu)中，整個(gè)芯片系統(tǒng)被劃分為多個(gè)獨(dú)立，但協(xié)同工作的模塊，每個(gè)模塊被稱為一個(gè)Chiplet。這些Chiplet可以是處理器核心、緩存、內(nèi)存、I/O接口等不同功能的模塊。

（2）獨(dú)立生產(chǎn)：在Chiplet芯片架構(gòu)下,負(fù)責(zé)不同功能的芯粒不再需要迭代至統(tǒng)一的工藝制程,每個(gè)Chiplet可以根據(jù)其功能和性能要求，在最適合的制程技術(shù)上進(jìn)行獨(dú)立生產(chǎn)。這意味著不需要將整個(gè)大型芯片在單一的制程上生產(chǎn)，可以將最佳節(jié)點(diǎn)實(shí)現(xiàn)的不同芯粒進(jìn)行混合集成,可以對(duì)芯片的不同IP單元進(jìn)行選擇性迭代,迭代的部分die還能用于制作下一代產(chǎn)品，從而有效降低生產(chǎn)的復(fù)雜性和生產(chǎn)成本。例如,可以將傳統(tǒng)的電子芯片與光電子器件集成在同一芯片上,實(shí)現(xiàn)光電混合芯片。這種光電混合芯片結(jié)合了電子和光子的優(yōu)勢(shì),可以在高速數(shù)據(jù)傳輸、光通信、光計(jì)算等領(lǐng)域發(fā)揮重要作用。

*die：從晶圓上切割下來的單個(gè)集成電路芯片，包含晶體管、電阻、電容等電子元件以及復(fù)雜的電路設(shè)計(jì)。

（3）靈活組合：由于每個(gè)小芯片可以獨(dú)立設(shè)計(jì)和制造，因此可以根據(jù)需要調(diào)整小芯片的組合方式，從而適應(yīng)不同的應(yīng)用場(chǎng)景和需求。同時(shí)，Chiplet技術(shù)可以實(shí)現(xiàn)芯片的動(dòng)態(tài)擴(kuò)展，根據(jù)需要增加或減少小芯片的數(shù)量，從而提高芯片的靈活性，以實(shí)現(xiàn)特定的系統(tǒng)性能和功能要求。

（4）優(yōu)化生產(chǎn)良率：伴隨高端芯片性能的快速提升,集成電路單芯片中的晶體管數(shù)量也在快速增加,導(dǎo)致芯片面積不斷變大。對(duì)于晶圓制造工藝而言,芯片面積越大,工藝的良率越低。而Chiplet技術(shù)通過將大芯片拆解、分割成幾顆小芯粒,使得失效點(diǎn)落在單個(gè)小芯粒上的概率大大降低，由此集成的大芯片可以實(shí)現(xiàn)制造面積的突破和良率的提升。如果一個(gè)Chiplet出現(xiàn)缺陷，只需替換這個(gè)有缺陷的Chiplet，而不是整個(gè)大型芯片，制造成本因此可以大幅降低。

良率與晶圓面積的關(guān)系（圖源：文獻(xiàn)3）

（5）高速互連技術(shù)：Chiplet之間通過高速、低延遲的互連技術(shù)連接在一起。這些互連技術(shù)允許Chiplets之間高效、緊密地通信。其中，UCle是一個(gè)分層協(xié)議，物理層負(fù)責(zé)電信號(hào)、時(shí)鐘、鏈路等，Die-to-Die適配器管理芯粒鏈路狀態(tài)和參數(shù)。

UCle分層方法和不同的封裝選擇（圖源：文獻(xiàn)2）

（6）快速迭代和升級(jí)，提高芯片設(shè)計(jì)效率：Chiplet架構(gòu)使設(shè)計(jì)更易迭代和升級(jí)。由于每個(gè)小芯片可以獨(dú)立設(shè)計(jì)和制造，因此可以并行進(jìn)行多個(gè)小芯片的設(shè)計(jì)和制造，從而縮短設(shè)計(jì)周期。通過替換、添加Chiplet，即可形成一個(gè)新的AI芯片系統(tǒng)，無需重新設(shè)計(jì)整個(gè)芯片系統(tǒng)，從而減少設(shè)計(jì)工作量。使芯片設(shè)計(jì)更模塊化、具有更高的靈活性、降低了生產(chǎn)成本、復(fù)雜性，促使更有效地利用不同的制程技術(shù)，顯著縮短芯片的上市時(shí)間。

Chiplet技術(shù)應(yīng)用

1、人工智能

Chiplet技術(shù)可以應(yīng)用于人工智能領(lǐng)域，提高AI芯片的性能和效率。Chiplet技術(shù)可以將不同類型的AI加速器（如神經(jīng)網(wǎng)絡(luò)處理器、張量處理器、視覺處理器等）通過高速、低功耗的互連方式進(jìn)行集成，實(shí)現(xiàn)高效的AI計(jì)算。這種模塊化設(shè)計(jì)不僅提高了AI芯片的性能，還優(yōu)化了功耗效率。此外，Chiplet技術(shù)也促進(jìn)了AI芯片的快速更新和升級(jí)，使其能夠跟上不斷發(fā)展的人工智能算法和應(yīng)用需求。通過提高性能和效率，Chiplet技術(shù)為人工智能領(lǐng)域

的創(chuàng)新和發(fā)展提供了強(qiáng)大的支持。例如，谷歌的TPU v4就采用了Chiplet技術(shù)，將多個(gè)TPU芯片通過2.5D封裝技術(shù)集成在一起，提供了高達(dá)1.1PFLOPS的算力。未來，Chiplet技術(shù)有望實(shí)現(xiàn)更高的AI算力和更低的功耗，支持更多的AI應(yīng)用場(chǎng)景，如自然語言處理、計(jì)算機(jī)視覺、機(jī)器學(xué)習(xí)等。

2、高性能計(jì)算

Chiplet技術(shù)可以應(yīng)用于高性能計(jì)算領(lǐng)域，提升超級(jí)計(jì)算機(jī)的性能和可擴(kuò)展性。通過將芯片模塊化設(shè)計(jì)，超級(jí)計(jì)算機(jī)能夠集成不同類型的處理單元、內(nèi)存單元和加速器，實(shí)現(xiàn)異構(gòu)計(jì)算和大規(guī)模集成。這種靈活性使得計(jì)算系統(tǒng)能夠根據(jù)需求定制配置，提高內(nèi)存帶寬和容量，并簡(jiǎn)化維護(hù)和升級(jí)過程。Chiplet技術(shù)為高性能計(jì)算提供了更大的靈活性、可擴(kuò)展性和定制化配置，推動(dòng)了超級(jí)計(jì)算技術(shù)的不斷進(jìn)步。例如，英特爾的Sapphire Rapids處理器就采用了Chiplet技術(shù)，將多個(gè)計(jì)算芯片和HBM內(nèi)存芯片通過2.5D封裝技術(shù)集成在一起，提供了高性能和高帶寬的計(jì)算平臺(tái)。未來，Chiplet技術(shù)有望實(shí)現(xiàn)更高的計(jì)算性能和更低的計(jì)算成本，支持更多的高性能計(jì)算應(yīng)用，如大數(shù)據(jù)分析、科學(xué)模擬、量子計(jì)算等。

3、邊緣計(jì)算

Chiplet技術(shù)可以應(yīng)用于邊緣計(jì)算領(lǐng)域，提高邊緣設(shè)備的性能和功耗比。Chiplet技術(shù)可以將不同功能、不同功耗的芯片進(jìn)行集成，這種靈活性允許邊緣設(shè)備根據(jù)具體任務(wù)選擇性使用高性能或低功耗的Chiplet，實(shí)現(xiàn)更好的功耗管理。同時(shí)，Chiplet技術(shù)的應(yīng)用使得邊緣設(shè)備更加適應(yīng)多樣化工作負(fù)載，包括圖像處理、機(jī)器學(xué)習(xí)等，為邊緣計(jì)算提供了高度定制化、靈活性強(qiáng)、性能卓越和功耗效能優(yōu)越的解決方案。例如，蘋果的M1 Pro和M1 Max芯片就采用了Chiplet技術(shù)，將多個(gè)計(jì)算芯片和內(nèi)存芯片通過扇出型晶圓級(jí)封裝技術(shù)封裝在一起，實(shí)現(xiàn)了高性能和低功耗的移動(dòng)計(jì)算方案。未來，Chiplet技術(shù)有望實(shí)現(xiàn)更高的邊緣計(jì)算能力和更低的邊緣計(jì)算功耗，支持更多的邊緣計(jì)算應(yīng)用，如物聯(lián)網(wǎng)、智能家居、智能汽車等。

4、物聯(lián)網(wǎng)

Chiplet技術(shù)可以應(yīng)用于物聯(lián)網(wǎng)領(lǐng)域，提高物聯(lián)網(wǎng)設(shè)備的功能和可靠性。通過將芯片分解成獨(dú)立的功能模塊，物聯(lián)網(wǎng)設(shè)備可以實(shí)現(xiàn)更高級(jí)別的功能集成，同時(shí)提升可靠性。這種模塊化設(shè)計(jì)使得物聯(lián)網(wǎng)設(shè)備可以根據(jù)具體應(yīng)用需求，選擇性地集成不同功能的Chiplet，從而實(shí)現(xiàn)個(gè)性化的定制化配置。Chiplet技術(shù)還促使了物聯(lián)網(wǎng)設(shè)備更加緊湊、能效更高的設(shè)計(jì)，有助于延長(zhǎng)設(shè)備的電池壽命，提高其在無線網(wǎng)絡(luò)環(huán)境中的穩(wěn)定性。Chiplet技術(shù)可以集成不同頻段、不同協(xié)議的芯片，實(shí)現(xiàn)多模式、多頻段的通信系統(tǒng)。例如，高通的Snapdragon系列芯片就采用了Chiplet技術(shù)，將多個(gè)芯片模塊通過FOWLP技術(shù)封裝在一起，支持多種通信標(biāo)準(zhǔn)和功能。未來，Chiplet技術(shù)有望實(shí)現(xiàn)更高的通信性能和更好的通信質(zhì)量，支持更多的物聯(lián)網(wǎng)應(yīng)用，如智能穿戴、智能醫(yī)療、智能城市等。

小結(jié)

基于Chiplet技術(shù)的AI芯片設(shè)計(jì)，通過靈活組合多種功能模塊，可以有效實(shí)現(xiàn)高算力、靈活性強(qiáng)、低功耗、多樣化應(yīng)用場(chǎng)景的需求，但其仍有互連延遲、散熱、工具鏈問題、標(biāo)準(zhǔn)化和生態(tài)系統(tǒng)建設(shè)等困難需要解決。但從總體上來看，發(fā)展Chiplet技術(shù)將會(huì)大大降低芯片設(shè)計(jì)門檻，在一定程度上可以避開美國(guó)對(duì)我國(guó)先進(jìn)工藝芯片制造的限制，為我國(guó)半導(dǎo)體自主國(guó)產(chǎn)化帶來機(jī)會(huì)。

參考文獻(xiàn)：

1、邵滋人,李太龍,湯茂友.先進(jìn)封裝技術(shù)在三維閃存產(chǎn)品中的應(yīng)用探討[J].中國(guó)集成電路.

2、張志偉,馮明憲,田果,等.Chiplet技術(shù)推動(dòng)半導(dǎo)體產(chǎn)業(yè)可持續(xù)發(fā)展的研究[J].無線互聯(lián)科技.

3、吳蝶.先進(jìn)封裝Chiplet技術(shù)[J].軟件.

4、厲佳瑤,張琨,潘權(quán).Chiplet技術(shù)：拓展芯片設(shè)計(jì)的新邊界[J].集成電路與嵌入式系統(tǒng).

5、張志偉,田果,王世權(quán).先進(jìn)封裝Chiplet技術(shù)與AI芯片發(fā)展[J].中阿科技論壇(中英文).

粉體圈 Alice