半導(dǎo)體封裝在芯片前道工藝技術(shù)節(jié)點(diǎn)改進(jìn)有限的情況下，可以通過(guò)對(duì)芯片間的互連優(yōu)化，使芯片系統(tǒng)尺度實(shí)現(xiàn)算力、功耗和集成度等性能指標(biāo)方面的躍升，因此也被視為突破傳統(tǒng)摩爾定律的一大關(guān)鍵技術(shù)方向。隨著眾多應(yīng)用場(chǎng)景對(duì)高算力、高帶寬、低延遲、低功耗、更大內(nèi)存等特性提出更高要求，系統(tǒng)集成中扮演重要角色的先進(jìn)封裝技術(shù)也迎來(lái)前所未有的發(fā)展機(jī)遇。據(jù)市場(chǎng)調(diào)研機(jī)構(gòu)YOLE數(shù)據(jù)顯示，2022年先進(jìn)封裝市場(chǎng)的總營(yíng)收預(yù)計(jì)為443億美元，預(yù)計(jì)到2028年將達(dá)到786億美元，年復(fù)合增長(zhǎng)率達(dá)到10%。本文就來(lái)介紹下半導(dǎo)體封裝以及目前市面上主要的幾種先進(jìn)封裝技術(shù)。

電子封裝電氣作業(yè)示意圖（圖源：文獻(xiàn)1）

一、什么是封裝技術(shù)

半導(dǎo)體的產(chǎn)業(yè)鏈可分為半導(dǎo)體設(shè)計(jì)、晶圓制造、封裝測(cè)試、設(shè)備和材料四大環(huán)節(jié)。相較其他環(huán)節(jié)，封裝測(cè)試環(huán)節(jié)的行業(yè)進(jìn)入門(mén)檻較低，是我國(guó)集成電路國(guó)產(chǎn)產(chǎn)業(yè)化率最高的環(huán)節(jié)。封裝測(cè)試環(huán)節(jié)中，封裝環(huán)節(jié)的價(jià)值占比在80-85%，測(cè)試環(huán)節(jié)價(jià)值占比在15-20%。封裝技術(shù)主要是指安裝集成電路芯片外殼的過(guò)程，包括將制備合格的芯片、元件等裝配到載體上，采用適當(dāng)?shù)倪B接技術(shù)形成電氣連接，安裝外殼，構(gòu)成有效組件的整個(gè)過(guò)程。其主要目的是為了保護(hù)芯片，減少外部環(huán)境對(duì)器件電氣性能、熱性能和機(jī)械性能的影響，將裸芯片轉(zhuǎn)變?yōu)殡娐钒迳峡墒褂玫姆庋b組件。封裝技術(shù)主要包含芯片切割、貼片工藝、焊接鍵合技術(shù)、塑封工藝、后固化工藝、測(cè)試工藝及打標(biāo)工藝，每個(gè)環(huán)節(jié)都需要核定載體，確保在引線框架結(jié)構(gòu)之內(nèi)，通過(guò)粘合劑和焊接的方式完成。

封裝工藝流程圖（圖源：文獻(xiàn)1）

二、封裝技術(shù)發(fā)展史

封裝技術(shù)的發(fā)展史大致分為三個(gè)階段：第一階段（1970年以前）是元件插裝時(shí)代，主要采用通孔插裝型封裝。代表的封裝形式有晶體管封裝（TO）、雙列直插封裝（DIP）等技術(shù)，電子元件被手工插入電路板的孔中，尺寸較大且制造過(guò)程相對(duì)簡(jiǎn)單；第二階段（1970—1990年）是表面貼裝時(shí)代，主要采用塑料有引線片式載體封裝（PLCC）、塑料四邊引線扁平封裝（PQFP）、小外形封裝（SOP）等技術(shù)，元件開(kāi)始直接貼裝在印刷電路板表面，從而實(shí)現(xiàn)更緊湊的設(shè)計(jì)；第三階段（1990—至今）是面積陣列封裝時(shí)代，主要采用焊球陣列封裝（BGA）、晶圓級(jí)封裝（WLP）、多芯片組封裝（MCM）、系統(tǒng)級(jí)封裝（SIP）、三維立體封裝（3D）等技術(shù)，這些封裝技術(shù)進(jìn)一步提高了芯片的集成度和性能，同時(shí)增強(qiáng)了電路板對(duì)熱應(yīng)力和機(jī)械應(yīng)力的抵抗能力。前面兩個(gè)階段被稱為傳統(tǒng)封裝，其主要通過(guò)焊線連接芯片和引線框架，引線框架再連接到PCB上，實(shí)現(xiàn)芯片保護(hù)、尺度放大、電氣連接三項(xiàng)功能；第三階段開(kāi)始稱為先進(jìn)封裝，它主要采用鍵合互連并利用封裝基板來(lái)實(shí)現(xiàn)封裝，其封裝技術(shù)的種類比較繁多，通過(guò)對(duì)芯片進(jìn)行封裝級(jí)重構(gòu)，以有效的提升系統(tǒng)性能。

三、常見(jiàn)的幾種先進(jìn)封裝技術(shù)

1.焊球陣列封裝（BGA）

BGA，又稱焊球陣列封裝，是目前微電子封裝中使用最多的技術(shù)之一。它誕生于上世紀(jì)90年代，技術(shù)成熟度較高，主要是將I/O端與基板通過(guò)球柱形焊點(diǎn)陣列進(jìn)行封裝，通常作為表面固定來(lái)使用。在封裝的過(guò)程中，使用焊球代替引線，引出路徑較短，減少了引腳的延遲。焊球在電子板上是平面排列的，在面積相同的情況下，使用BGA封裝技術(shù)封裝的微電子元件引腳的數(shù)量更多，封裝的密度更加高。除此之外，BGA封裝技術(shù)與微電子封裝設(shè)備和安裝工藝之間具有較強(qiáng)的適應(yīng)性，有效的提升了封裝技術(shù)的可靠性，避免微電子在封裝的過(guò)程中出現(xiàn)引線變形的現(xiàn)象，組裝效率相較其他技術(shù)有很大的提高。

PBGA內(nèi)部結(jié)構(gòu)示意圖（圖源：文獻(xiàn)4）

2.晶圓級(jí)封裝（WLP）

晶圓級(jí)芯片封裝是在晶圓上通過(guò)薄膜、光刻、電鍍、干濕法刻蝕等工藝來(lái)完成封裝和測(cè)試，最后進(jìn)行切割制造出單個(gè)封裝成品的一種集成電路封裝技術(shù)。在工藝流程中，芯片晶圓和封裝襯底是通過(guò)鍵合方式進(jìn)行密封結(jié)合的，信號(hào)線與地線會(huì)分別從器件晶圓引出，在封裝完成后再對(duì)晶圓進(jìn)行測(cè)試、切割。因?yàn)樗姆庋b是在整個(gè)晶圓上進(jìn)行的，而不是在單個(gè)芯片上，可以有效減少封裝尺寸、提高集成化程度和生產(chǎn)效率，不會(huì)有引出端橫向伸展出芯片之外，其封裝所占印制板面積等于管芯面積，封裝比例等于或接近于1，封裝厚度薄、質(zhì)量小、體積小，引出端引線短，可以有效提高整機(jī)的封裝密度，電磁兼容性和電熱性能較好，產(chǎn)品的可靠性更高。

WLP結(jié)構(gòu)示意圖（圖源：文獻(xiàn)5）

3.系統(tǒng)級(jí)封裝（SIP）

SIP是將多個(gè)不同功能的芯片和組件封裝在同一個(gè)塑封體中，以形成一個(gè)完整的系統(tǒng)，適用于需要多種功能的復(fù)雜應(yīng)用，它是處在芯片與整機(jī)系統(tǒng)間的功能器件的封裝。它能夠在不增加芯片尺寸的情況下，提高集成度、減小體積，減少電路板（PCB）對(duì)外圍器件的依賴，為設(shè)備提供更高的性能與更低的能耗，具有良好的抗機(jī)械和化學(xué)腐蝕的能力以及高可靠性。目前3DNAND應(yīng)用中的ManagedNAND、eMCP產(chǎn)品已開(kāi)始廣泛應(yīng)用，即將堆疊的NAND芯片、倒裝或使用細(xì)金屬線連接的控制芯片以及電容電阻互連在一個(gè)封裝體中，以實(shí)現(xiàn)系統(tǒng)集成。同時(shí)可以根據(jù)產(chǎn)品需求的不同，增加芯片的數(shù)量、種類，以實(shí)現(xiàn)異構(gòu)、異質(zhì)集成，減少封裝體積，降低系統(tǒng)成本。SIP技術(shù)常用于移動(dòng)通訊、數(shù)碼家電、汽車(chē)電子等領(lǐng)域。

SIP封裝結(jié)構(gòu)圖（圖源：文獻(xiàn)2）

*NAND閃存：是一種常見(jiàn)的非易失性存儲(chǔ)技術(shù)，它允許數(shù)據(jù)在單個(gè)晶體管中存儲(chǔ)，可以快速的讀取和寫(xiě)入數(shù)據(jù)，在斷電的情況下也可以保持?jǐn)?shù)據(jù)，具有較高的存儲(chǔ)密度。

*eMCP（嵌入式多芯片封裝）是一種先進(jìn)的存儲(chǔ)技術(shù)，專為空間受限的移動(dòng)設(shè)備、物聯(lián)網(wǎng)設(shè)備和嵌入式應(yīng)用而設(shè)計(jì)。

4.三維立體封裝（3D）

3D封裝技術(shù)也稱為三維封裝，主要通過(guò)將多個(gè)芯片垂直堆疊，利用TSV、硅中介層、微凸點(diǎn)等技術(shù)實(shí)現(xiàn)層間互連，以顯著提高集成度和性能。3D封裝技術(shù)主要包括埋置型3D封裝、WSI以及疊層3D封裝。埋置型3D封裝是將需要進(jìn)行封裝的各種元件埋置在基板或布線介質(zhì)層中，再對(duì)對(duì)頂層進(jìn)行貼裝，從而完成封裝工作。WSI，又稱硅圓片規(guī)模集成封裝，是先進(jìn)行硅圓片集成，再在源基板上進(jìn)行多層布線，最后進(jìn)行頂層貼裝，完成封裝工作。疊層3D封裝是在傳統(tǒng)的2D封裝基礎(chǔ)上，通過(guò)疊層的方式對(duì)芯片、圓片進(jìn)行封裝。目前，疊層3D封裝因其對(duì)2D封裝技術(shù)具有更好的兼容性，相較其他3D封裝技術(shù)發(fā)展更為迅速。3D封裝技術(shù)在相同或更小的空間內(nèi)，可以封裝更多的芯片，以實(shí)現(xiàn)更高密度的封裝。3D封裝技術(shù)信號(hào)路徑的增多和縮短，使得芯片間的通信速度大幅度提升，功耗有效降低，電性能和熱性能較為突出，封裝的可靠性更高。

3D結(jié)構(gòu)示意圖（圖源：文獻(xiàn)7）

小結(jié)

目前，先進(jìn)封裝技術(shù)仍處在發(fā)展的過(guò)程中，它需要面臨晶圓翹曲、封裝散熱、電遷移以及疲勞失效等多方面的挑戰(zhàn)。作為AI芯片的關(guān)鍵技術(shù)，先進(jìn)封裝技術(shù)的國(guó)產(chǎn)替代化是我們的必經(jīng)之路，也是預(yù)防被西方國(guó)家“卡脖子”的有效措施，支撐技術(shù)迭代升級(jí)的新材料也將是國(guó)內(nèi)企業(yè)取得發(fā)展，接軌世界必須關(guān)注的重中之重。

參考文獻(xiàn)：

1、范雯雯.半導(dǎo)體器件的封裝技術(shù)與可靠性研究[J].中國(guó)高新科技.

2、邵滋人,李太龍,湯茂友.先進(jìn)封裝技術(shù)在三維閃存產(chǎn)品中的應(yīng)用探討[J].中國(guó)集成電路.

3、喬中辰,汪佳穎,何文文.圓片級(jí)封裝工藝簡(jiǎn)介及其最新發(fā)展趨勢(shì)[J].中國(guó)集成電路.

4、羅偉承,劉大全.BGA/CSP和倒裝焊芯片面積陣列封裝技術(shù)[J].中國(guó)集成電路.

5、王君,孟騰飛,周培根,等.聲表面波芯片晶圓級(jí)封裝技術(shù)[J/OL].應(yīng)用聲學(xué).

6、廖志偉.微電子封裝技術(shù)探討[J].計(jì)算機(jī)產(chǎn)品與流通.

7、田文超,謝昊倫,陳源明,等.人工智能芯片先進(jìn)封裝技術(shù)[J].電子與封裝.

粉體圈 Alice